

Единая система конструкторской документации

ОБОЗНАЧЕНИЯ УСЛОВНЫЕ ГРАФИЧЕСКИЕ
В СХЕМАХ.

ДВОИЧНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Unified system for design documentation.
Graphical symbols in diagrams. Binary logical elements

ГОСТ

2.743—72

Взамен
ГОСТ 2.743—68

Постановлением Государственного комитета стандартов Совета Министров СССР от 12 мая 1972 г. № 963 срок введения установлен

с 01.01. 1973 г.

Несоблюдение стандарта преследуется по закону

Настоящий стандарт распространяется на схемы, выполняемые вручную или автоматическим способом во всех отраслях промышленности для изделий, построенных на основе двоичных логических элементов.

Стандарт устанавливает общие принципы построения условных графических обозначений, а также условные графические обозначения двоичных логических элементов, наиболее распространенных в цифровой вычислительной технике и дискретной автоматике.

1. ОБЩИЕ ТРЕБОВАНИЯ

1.1. Двоичный логический элемент* — элемент, устройство или функциональная группа, реализующие функцию или систему функций двоичной алгебры логики, например: логический элемент И, триггер, цифровой элемент задержки, дешифратор, сумматор и т. д.

Примечание. К двоичным логическим элементам условно относятся также элементы, не выполняющие логических функций, но применяемые в логических цепях из схемотехнических соображений, например: усилители, генераторы, формирователи и т. д.

1.2. Условное графическое обозначение двоичного логического элемента имеет форму прямоугольника, который может содержать три поля: основное и два дополнительных.

* В настоящем стандарте наряду с выражением «двоичный логический элемент» для упрощения применяется выражение «логический элемент» или просто «элемент».

В основном поле помещают информацию о функции, выполняемой логическим элементом — символом функции.

В дополнительных полях помещают условные обозначения входов и выходов, называемые метками.

Допускается в основном поле помещать дополнительные данные по ГОСТ 2.708—72.

1.3. Надписи внутри условных графических обозначений выполняют основным шрифтом по ГОСТ 2.304—68.

При выполнении схем автоматическим способом применяют шрифты, имеющиеся в выводных устройствах ЭВМ.

1.4. Входы логического элемента изображают с левой стороны, выходы — с правой стороны прямоугольника.

Не допускается:

а) проставлять у входов и выходов условного графического обозначения стрелки, указывающие направление потоков информации;

б) поворачивать условное графическое обозначение;

в) проводить входные и выходные линии на уровне горизонтальных сторон прямоугольника;

г) изображать выводы на горизонтальных сторонах прямоугольника.

1.5. Размеры условного графического обозначения определяются:

а) по высоте:

— количеством входных или выходных линий;

— количеством интервалов между группами входных или выходных линий;

— количеством строк информации в основном поле;

— размером шрифта;

б) по ширине:

— наличием дополнительных полей;

— необходимым количеством знаков, помещаемых в одной строке (с учетом необходимых пробелов);

— размером шрифта.

1.6. Все размеры условного графического обозначения по высоте должны быть кратны постоянной величине S . При этом расстояние между горизонтальной стороной прямоугольника и ближайшей входной (выходной) линией, а также между соседними входными (выходными) линиями должно быть не менее величины S .

При разделении групп входных (выходных) линий интервалом его величина должна быть не менее $2S$.

В зависимости от способа выполнения схемы принимают следующие значения величины S :

а) при выполнении вручную — не менее 5 мм;

б) при выполнении автоматическим способом — не менее 4 мм.

1.7. Если в основном поле помещают только символ функции, состоящий не более чем из трех знаков, то размеры основного поля должны быть в миллиметрах:

минимальная высота от 10 до 12
ширина от 8 до 12.

Если в основном поле помещают дополнительные данные с количеством знаков в строке не более пяти, то размеры основного поля должны быть в миллиметрах:

минимальная высота от 20 до 25
ширина от 12 до 17.

При необходимости поместить в условном графическом обозначении большее количество информации размеры основного поля допускается соответственно увеличивать.

1.8. Ширина дополнительного поля при записи меток, состоящих из одного знака, должна быть не менее 5 мм.

При записи меток, состоящих более чем из одного знака, ширина дополнительного поля должна быть соответственно увеличена.

1.9. Максимальный размер (диаметр) индикатора входа (выхода) не должен превышать 3 мм.

1.10. При выполнении условных графических обозначений автоматическим способом допускается:


а) сплошные линии заменять штриховыми (прерывистыми);





б) штриховые линии заменять пунктирными (состоящими из точек);





в) горизонтальные стороны прямоугольников выполнять двойными линиями.

1.11. Начертания условных графических обозначений должны соответствовать приведенным в табл. 1.

Таблица 1

Наименование	Обозначение
1. Основное поле	

Наименование	Обозначение
2. Основное поле с левым дополнительным полем	
3. Основное поле с правым дополнительным полем	
4. Основное поле с левым и правым дополнительными полями	
5. Основное поле с дополнительными полями, разделенными на зоны	

Наименование	Обозначение
6. Входы логического элемента	
7. Выходы логического элемента	
8. Изображение нескольких условных графических обозначений в одной колонке: а) совмещенное изображение функционально не связанных элементов	
б) совмещенное изображение функционально связанных элементов	

Наименование	Обозначение
<p>в) разнесенное изображение</p> <p>г) использование линий связи для графического разделения нескольких условных графических обозначений, изображенных в одной колонке.</p> <p>Примечание. Величина зазора между концом контурной линии и линией связи должна быть не менее 1 мм</p>	

2. ОБОЗНАЧЕНИЕ ФУНКЦИЙ

2.1. Функцию или систему функций, выполняемую логическим элементом, обозначают при помощи символа функции.

При построении символов функций, не установленных в настоящем стандарте, следует руководствоваться следующими правилами:

а) символ функции должен условно отражать основное функциональное назначение (функцию) логического элемента;

б) в качестве символа функции используют знак (букву, цифру или специальный знак) или последовательность знаков, записанных без пробелов;

- в) количество знаков в символе функции не ограничивается;
 г) при построении символа функции не допускается применять;
 — строчные буквы;
 — римские цифры;
 — буквы, не входящие в русский и латинский алфавиты (например, греческие или готические);
 д) применение букв латинского алфавита является предпочтительным;


е) не допускается включать в символ функции или записывать в одной строке с ним технические характеристики, эксплуатационные и прочие данные.

2.2. Символ функции помещают внутри основного поля в верхней его части (черт. 1).

2.3. Если в основном поле записывают дополнительные данные, то их следует располагать ниже символа функции (черт. 2а).

При этом допускается:

- а) символ функции отделять от дополнительных данных интервалом (черт. 2б);
 б) символ функции записывать шрифтом большего размера (черт. 2в).



2.4. Если в основном поле не записывают дополнительные данные, то допускается:

- а) помещать символ функции в центре основного поля (черт. 3а);
 б) увеличивать размеры знаков символа функции (черт. 3б).



Черт. 3

2.5. Символы функций для обозначения основных логических операций (функций) приведены в табл. 2.

Таблица 2

Наименование	Обозначение
1. ИЛИ	1
2. И Примечание. Если при выполнении схем автоматическим способом получение знака & невозможно, допускается заменять его знаком И	&
3. Сложение по модулю 2	M2
4. Эквивалентность	=
5. Исключающее ИЛИ («1 и только 1»)	=1
6. « n и только n » Примечание. n — натуральное число, больше единицы, например	= n =2
7. Логический порог Примечания: 1. n — натуральное число, больше единицы, например 2. Допускается вместо знака \geq использовать знак \geq	$\geq n$ ≥ 2
8. Мажоритарность	$\geq M$
9. Дешифратор	DC
10. Шифратор	CD
11. Сравнение	= =
12. Полусумматор	HS
13. Сумматор	SM
14. Монтажное И	& \diamond
15. Монтажное ИЛИ Примечание к пп. 14 и 15. Если при выполнении схем автоматическим способом получение знака \diamond невозможно, допускается заменять его знаком # или точкой	1 \diamond
16. Кодовый преобразователь. Допускается использовать символы, в которых знаки X и Y заменены произвольными знаками и (или) сочетаниями знаков	X/Y

Наименование	Обозначение
17. Триггер	Т
18. Триггер двухступенчатый	ТТ
19. Регистр	RG
20. Регистр со сдвигом в сторону младших разрядов.	RG→
<p>Примечание. Если при выполнении схем автоматическим способом получение знака → невозможно, допускается заменять его знаком ></p>	
21. Регистр со сдвигом в сторону старших разрядов	RG←
<p>Примечание. Если при выполнении схем автоматическим способом получение знака ← невозможно, допускается заменять его знаком <</p>	
22. Регистр с реверсивным сдвигом.	RG↔
<p>Примечание. Если при выполнении схем автоматическим способом получение знака ↔ невозможно, допускается применять символ RG < ></p>	
23. Счетчик	СТ
<p>Примечание. При необходимости указать основание системы счисления допускается использовать следующие обозначения:</p>	
<p>а) двоичный счетчик б) десятичный счетчик</p>	СТ ₂ СТ ₁₀
24. Задержка	H
<p>Примечание. Если при выполнении схем автоматическим способом получение знака</p>	
<p>H невозможно, допускается заменять его</p>	
<p>знаком H</p>	
25. Генератор	G
26. Одновибратор	S

Наименование	Обозначение
<p>27. Пороговый элемент (триггер Шмитта)</p> <p>Примечание. Если при выполнении схем автоматическим способом получение знака</p> <p>□ невозможно, допускается применять сим- вол ST</p>	□
<p>28. Усилитель</p>	▷
<p>29. Усилитель с повышенной нагрузочной способностью (усилитель мощности)</p> <p>Примечание к пп. 28 и 29: 1. Если при выполнении схем автоматическим способом получение знака ▷ невозможно, допускается заменять его знаком ></p> <p>2. Если необходимо подчеркнуть, что логический элемент обладает повышенной нагрузочной способностью, к его символу функции допускается добавлять знак &▷, например</p>	▷▷
<p>30. Формирователь сигнала</p>	F

3. ОБОЗНАЧЕНИЯ НА ВХОДАХ И ВЫХОДАХ

3.1. Логические индикаторы

3.1.1. Каждому из двух состояний двоичного сигнала, действующего на входе (выходе) логического элемента, должно быть однозначно поставлено в соответствие одно из двух логических значений: «единица» или «нуль» (при этом соответствующие состояния сигнала называют «единичным» и «нулевым»).

3.1.2. Входы и выходы логического элемента в зависимости от состояния сигнала, при котором элемент воспринимает или вырабатывает определенное значение двоичной переменной, подразделяют на прямые и инверсные.

На прямом входе (выходе) двоичная переменная имеет значение 1, когда сигнал на этом входе (выходе) находится в состоянии, принятом за «единичное».

На инверсном входе (выходе) двоичная переменная имеет значение 1, когда сигнал на этом входе (выходе) находится в состоянии, принятом за «нулевое».

Примечание. Инверсный вход или выход эквивалентен действию операции «логическое отрицание» (инверсия) во всех случаях, кроме парафазного представления входных переменных (п. 3.3.1в).

3.1.3. Входы (выходы) логического элемента в зависимости от способа обработки двоичного сигнала подразделяют на статические и динамические.



Значение двоичной переменной на статическом входе (выходе) воспринимается (вырабатывается) все время, пока сигнал на этом входе (выходе) находится в одном определенном состоянии.





Значение двоичной переменной на динамическом входе (выходе) воспринимается (вырабатывается) только в те промежутки времени, когда состояние сигнала на этом входе (выходе) изменяется определенным образом.



Примечание. Динамический вход или выход эквивалентен действию дифференцирующей цепи.



3.1.4. Свойства входов и выходов логических элементов в соответствии с пп. 3.1.2 и 3.1.3 обозначают при помощи логических индикаторов, указанных в табл. 3.

Таблица 3

Наименование	Обозначение
1. Прямой статический вход	
2. Прямой статический выход Примечание к пп. 1 и 2. Переменная имеет значение 1 все время, пока сигнал находится в «единичном» состоянии и значение 0 все время, пока сигнал находится в «нулевом» состоянии	

Наименование	Обозначение
3. Инверсный статический вход	 <p style="text-align: center;">или</p> 
<p>4. Инверсный статический выход</p> <p>Примечание к пп. 3 и 4; 1. Переменная имеет значение 1 все время, пока сигнал находится в «нулевом» состоянии и значение 0 все время, пока сигнал находится в «единичном» состоянии. 2. Если при выполнении схем автоматическим способом получение окружности невозможно, допускается заменять ее знаком) или буквой O</p>	 <p style="text-align: center;">или</p> 

Наименование	Обозначение
<p>5. Прямой динамический вход</p>	 <p style="text-align: center;"><i>или</i></p>
<p>6. Прямой динамический выход</p> <p>Примечания к пп. 5 и 6:</p> <p>1. Переменная имеет значение 1 в момент перехода сигнала из состояния «нуль» в состояние «единица» и значение 0 в остальные промежутки времени.</p> <p>2. Если при выполнении схем автоматическим способом получение знака \triangleright невозможно, допускается заменять его знаком $>$</p>	 <p style="text-align: center;"><i>или</i></p>





Наименование	Обозначение
<p>7. Инверсный динамический вход</p>	 <p style="text-align: center;"><i>или</i></p>
<p>8. Инверсный динамический выход</p> <p>Примечания к пп. 7 и 8:</p> <p>1. Переменная имеет значение 1 в моменты перехода сигнала из состояния «единица» в состояние «нуль» и значение 0 в остальные промежутки времени.</p> <p>2. Если при выполнении схем автоматическим способом получение знака \triangleleft невозможно, допускается заменять его знаком $<$</p>	 <p style="text-align: center;"><i>или</i></p>





3.2. Выводы, не несущие логической информации.


3.2.1. Выводы логических элементов, не несущие логической информации, допускается изображать на левой и (или) на правой стороне условного графического обозначения логического элемента.

3.2.2. Обозначения выводов, не несущих логической информации, и примеры их использования приведены в табл. 4.

Таблица 4

Наименование	Обозначение
1. Вывод, не несущий логической информации, изображенный слева	 <p data-bbox="841 723 885 748"><i>или</i></p> 
2. Вывод, не несущий логической информации, изображенный справа	 <p data-bbox="825 1268 869 1293"><i>или</i></p> 


Наименование	Обозначение
3. Подключение входа логического элемента к внутренней нагрузке	
4. Подключение выхода логического элемента к внутренней нагрузке	
5. Перемычка между выводами логического элемента	
6. Включение электрорадиоэлемента в выходную цепь логического элемента	

Наименование	Обозначение
7. Электрическая связь между логическими элементами, не несущая логической информации	

3.3. Изображение групп входов и выходов

3.3.1. Условное графическое обозначение логического элемента выполняют без левого и (или) без правого дополнительных полей, когда:


а) все входы (выходы) логически равноценны, т. е. взаимозаменяемы без изменения функции элемента; при этом расстояния между соседними линиями входов (выходов) должны быть одинаковыми (черт. 4).



Черт. 4


Примечание. Логическая функция элемента, все входы которого равноценны, называется симметричной.

б) имеются две группы входов (выходов) — группа равноценных прямых и группа равноценных инверсных входов (выходов); при этом допускается изображать группы в любом порядке и разделять их интервалом (черт. 5).




Черт. 5

в) все входные переменные логически равноценны, но каждой переменной соответствуют два входа, называемые парафазным входом, один из которых воспринимает переменную в прямом значении, другой — ту же переменную в противоположном (инверсном) значении; при этом пары входов для каждой переменной должны быть разделены интервалами (черт. 6).




Черт. 6

Входы



Черт. 7

Выходы



Допускается не строить дополнительное поле в случаях, когда, кроме равноценных входов (выходов), изображают вывод, не несущий логической информации. При этом линия вывода, не несу-

щего логической информации, должна быть отделена интервалом от входных (выходных) линий (черт. 7).

Примечание. Во всех перечисленных случаях логически равноценные входы (выходы) должны иметь одинаковые технические характеристики.

3.3.2. Условное графическое обозначение логического элемента выполняются с левым и (или) правым дополнительными полями во всех случаях, когда условия, изложенные в п. 3.3.1, не выполняются.

3.3.3. Если все входы (выходы) логически неравноценны, то в дополнительном поле напротив линии каждого входа (выхода) должна быть указана метка (черт. 8).

3.3.4. Метка должна условно обозначать функциональное свойство или назначение соответствующего входа (выхода).


Метка может состоять из одного или нескольких знаков букв, цифр или специальных знаков, например: А, А₂, РК, 12, & и т. п.

У всех неравноценных входов (выходов) должны быть указаны различные метки.


В качестве меток выходов допускается применять символы функций согласно табл. 2.

3.3.5. При изображении сложных элементов, когда при помощи меток трудно показать функциональное назначение каждого входа (выхода), допускается помечать входы (выходы) последовательными числами или буквами в алфавитном порядке.

3.3.6. Если входные (выходные) переменные представлены паразазно (п. 3.3.1б) и логически неравноценны, то в каждой паре метку указывают у прямого входа (выхода) или повторяют дважды (черт. 9).




Черт. 8



Черт. 9


3.3.7. Если элемент имеет несколько групп равноценных входов, то метки указывают по отношению к группам (групповые метки). Групповую метку располагают напротив линии первого входа в каждой группе. Графически группы входов должны быть разделены интервалами (черт. 10а) или зонами (черт. 10б).

Допускается графически не разделять группы (черт. 10в).




Черт. 10

3.3.8. Групповая метка должна условно обозначать симметричную операцию (функцию), выполняемую элементом над входными переменными данной группы, и (или) функциональное назначение всей группы входов по отношению к элементу.




Черт. 11



Черт. 12

Для обозначения симметричной операции, выполняемой над группой входов, допускается в качестве групповой метки применять символы функций согласно табл. 2 (черт. 11).

3.3.9. Если необходимо показать связь группы входов по И и одновременно функциональное назначение всей группы, применяют составные метки вида & A, где A — метка, показывающая функциональное назначение группы входов. Допускается метку функционального назначения помещать под меткой & напротив второй входной линии (черт. 12б).



Черт. 13

Черт. 14

3.3.10. Если необходимо показать связь группы входов по ИЛИ и одновременно функциональное назначение всей группы, то метку функционального назначения указывают один раз (черт. 13а) или повторяют ее у каждого входа группы (черт. 13б).

3.3.11. Если необходимо показать метку, общую для нескольких групп входов (например, для обозначения симметричной операции, выполняемой над группами входов), то такие группы изображают в одной зоне, а общую метку располагают в верхней части зоны (черт. 14).

4. КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

4.1. Для комбинационных элементов, построенных на основе логических операций И, ИЛИ, НЕ, допускается применять две формы


условных графических обозначений (логически эквивалентные формы).

Для получения логически эквивалентной формы необходимо с исходным условным графическим обозначением выполнить следующие преобразования:

- а) все прямые входы и выходы заменить на инверсные;
- б) все инверсные входы и выходы заменить на прямые;
- в) символ функции & заменить на 1 (или 1 заменить на &);
- г) метки входов & заменить на 1 (или 1 заменить на &);

Пример логически эквивалентных форм условного графического обозначения приведен на черт. 15.

4.2. Логические элементы с одним входом «Повторение» и НЕ изображают в одной из двух эквивалентных форм, не изменяя символа функции 1.













Черт. 15

4.3. Элементы с равноценными входами

4.3.1. Обозначения комбинационных логических элементов с равноценными входами (элементарных комбинационных элементов) приведены в табл. 5.





Таблица 5

Наименование	Таблица истинности	Обозначение						
1. Единичный (генератор «единицы»)	$y \equiv 1$							
2. Нулевой (генератор «нуля»)	$y \equiv 0$							
3. Повторитель	<table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <td style="padding: 2px;">x</td> <td style="padding: 2px;">y</td> </tr> <tr> <td style="padding: 2px;">0</td> <td style="padding: 2px;">0</td> </tr> <tr> <td style="padding: 2px;">1</td> <td style="padding: 2px;">1</td> </tr> </table>	x	y	0	0	1	1	
x	y							
0	0							
1	1							
Логически эквивалентная форма								
4. НЕ (инвертор)								




Наименование	Таблица истинности	Обозначение															
Логически эквивалентная форма																	
5. ИЛИ (дизъюнктор)	<table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>0</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>1</td> </tr> </tbody> </table>	x_1	x_2	y	0	0	0	0	1	1	1	0	1	1	1	1	
x_1	x_2	y															
0	0	0															
0	1	1															
1	0	1															
1	1	1															
Логически эквивалентная форма																	
6. ИЛИ — НЕ (элемент Пирса)	<table border="1" style="margin-left: auto; margin-right: auto;"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>y</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>0</td> </tr> </tbody> </table>	x_1	x_2	y	0	0	1	0	1	0	1	0	0	1	1	0	
x_1	x_2	y															
0	0	1															
0	1	0															
1	0	0															
1	1	0															
Логически эквивалентная форма																	

Продолжение табл. 5

Наименование	Таблица истинности	Обозначение																																				
7. И (конъюнктор)	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x_1	x_2	y	0	0	0	0	1	0	1	0	0	1	1	1																						
x_1	x_2	y																																				
0	0	0																																				
0	1	0																																				
1	0	0																																				
1	1	1																																				
Логически эквивалентная форма																																						
8. И — НЕ (элемент Шеффера)	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x_1	x_2	y	0	0	1	0	1	1	1	0	1	1	1	0																						
x_1	x_2	y																																				
0	0	1																																				
0	1	1																																				
1	0	1																																				
1	1	0																																				
Логически эквивалентная форма																																						
9. Сложение по модулю 2 (нечетность)	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	0	0	0	1	1	0	1	0	1	0	1	1	0	1	0	0	1	1	0	1	0	1	1	0	0	1	1	1	1	
x_1	x_2	x_3	y																																			
0	0	0	0																																			
0	0	1	1																																			
0	1	0	1																																			
0	1	1	0																																			
1	0	0	1																																			
1	0	1	0																																			
1	1	0	0																																			
1	1	1	1																																			
10. Сложение по модулю 2 с отрицанием (четность)	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	1	0	0	1	0	0	1	0	0	0	1	1	1	1	0	0	0	1	0	1	1	1	1	0	1	1	1	1	0	
x_1	x_2	x_3	y																																			
0	0	0	1																																			
0	0	1	0																																			
0	1	0	0																																			
0	1	1	1																																			
1	0	0	0																																			
1	0	1	1																																			
1	1	0	1																																			
1	1	1	0																																			

Наименование	Таблица истинности	Обозначение																																				
11. Эквивалентность	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	1	0	0	1	0	0	1	0	0	0	1	1	0	1	0	0	0	1	0	1	0	1	1	0	0	1	1	1	1	
x_1	x_2	x_3	y																																			
0	0	0	1																																			
0	0	1	0																																			
0	1	0	0																																			
0	1	1	0																																			
1	0	0	0																																			
1	0	1	0																																			
1	1	0	0																																			
1	1	1	1																																			
12. Исключающее ИЛИ («1 и только 1»)	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	0	0	0	1	1	0	1	0	1	0	1	1	0	1	0	0	1	1	0	1	0	1	1	0	0	1	1	1	0	
x_1	x_2	x_3	y																																			
0	0	0	0																																			
0	0	1	1																																			
0	1	0	1																																			
0	1	1	0																																			
1	0	0	1																																			
1	0	1	0																																			
1	1	0	0																																			
1	1	1	0																																			
13. «n и только n». Общее обозначение																																						
<p>Примечание. n — натуральное число, не превышающее количества входов элемента, например элемент «2 и только 2»</p>	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	1	1	0	0	0	1	0	1	1	1	1	0	1	1	1	1	0	
x_1	x_2	x_3	y																																			
0	0	0	0																																			
0	0	1	0																																			
0	1	0	0																																			
0	1	1	1																																			
1	0	0	0																																			
1	0	1	1																																			
1	1	0	1																																			
1	1	1	0																																			

Продолжение табл. 5









Наименование	Таблица истинности	Обозначение																																																																																					
<p>14. Логический порог. Общее обозначение</p> <p>Примечания:</p> <p>1. n — натуральное число, не равное 1, меньшее общего количества входов элемента, например логический порог 2 из четырех переменных</p> <p>2. Линии обрыва показаны условно.</p> <p>Примечание к пп. 5—14. Элементы могут иметь любое количество входов больше одного</p>	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>x_4</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x_1	x_2	x_3	x_4	y	0	0	0	0	0	0	0	0	1	0	0	0	1	0	0	0	0	1	1	1	0	1	0	0	0	0	1	0	1	1	0	1	1	0	1	0	1	1	1	1	1	0	0	0	0	1	0	0	1	1	1	0	1	0	1	1	0	1	1	1	1	1	0	0	1	1	1	0	1	1	1	1	1	0	1	1	1	1	1	1	 
x_1	x_2	x_3	x_4	y																																																																																			
0	0	0	0	0																																																																																			
0	0	0	1	0																																																																																			
0	0	1	0	0																																																																																			
0	0	1	1	1																																																																																			
0	1	0	0	0																																																																																			
0	1	0	1	1																																																																																			
0	1	1	0	1																																																																																			
0	1	1	1	1																																																																																			
1	0	0	0	0																																																																																			
1	0	0	1	1																																																																																			
1	0	1	0	1																																																																																			
1	0	1	1	1																																																																																			
1	1	0	0	1																																																																																			
1	1	0	1	1																																																																																			
1	1	1	0	1																																																																																			
1	1	1	1	1																																																																																			
<p>15. Мажоритарность</p> <p>Примечание. Элемент может иметь любое нечетное количество входов больше одного, например три</p>	<table border="1"> <thead> <tr> <th>x_1</th> <th>x_2</th> <th>x_3</th> <th>y</th> </tr> </thead> <tbody> <tr><td>0</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>0</td><td>1</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>0</td><td>0</td></tr> <tr><td>0</td><td>1</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>0</td><td>0</td><td>0</td></tr> <tr><td>1</td><td>0</td><td>1</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>0</td><td>1</td></tr> <tr><td>1</td><td>1</td><td>1</td><td>1</td></tr> </tbody> </table>	x_1	x_2	x_3	y	0	0	0	0	0	0	1	0	0	1	0	0	0	1	1	1	1	0	0	0	1	0	1	1	1	1	0	1	1	1	1	1																																																		
x_1	x_2	x_3	y																																																																																				
0	0	0	0																																																																																				
0	0	1	0																																																																																				
0	1	0	0																																																																																				
0	1	1	1																																																																																				
1	0	0	0																																																																																				
1	0	1	1																																																																																				
1	1	0	1																																																																																				
1	1	1	1																																																																																				

Примечание. Буквенные обозначения переменных x входных и выходных линий приведены для пояснения.

4.4. Элементы с неравноценными входами

4.4.1. Примеры обозначений комбинационных логических элементов с неравноценными входами приведены в табл. 6.

Таблица 6

Наименование	Логическая структура	Обозначение
1. Импликация		
2. Элемент ИЛИ с прямыми и инверсными входами		
3. Запрет		
4. Элемент И с прямыми и инверсными входами		

Наименование	Логическая структура	Обозначение
5. И — ИЛИ		
6. И — ИЛИ — НЕ		
7. ИЛИ — И		


Примечание к пп. 5—7. Количество групп входов может быть любым

Примечания:

1. Схемы, изображенные в графе «Логическая структура», приведены для пояснения принципа действия элементов.
2. Элементы могут иметь любое количество входов.

4.5. Изображение монтажной логики

4.5.1. Непосредственное соединение на общую нагрузку логических выходов нескольких элементов (монтажная логика) условно рассматривают как псевдоэлемент и изображают в виде условного графического обозначения аналогично комбинационным логическим элементам (черт. 16).







Черт. 16

4.5.2. В зависимости от вида логической функции, выполняемой системой соединенных элементов, различают псевдоэлементы «монтажное И» и «монтажное ИЛИ» и обозначают их соответственно



символами функций $\& \diamond$ и $1 \diamond$

4.5.3. К символам функций соединяемых логических элементов следует добавлять знак $\&$ или 1 , или сочетание этих знаков в соответствии с функцией псевдоэлемента.

4.5.4. Примеры изображения на схемах псевдоэлементов монтажной логики приведены в табл. 7.

Наименование	Логическая структура	Обозначение
<p>1. Псевдоэлемент, изображающий «монтажное И»</p>	 $y = x_1 x_2 (x_3 + x_4)$	
<p>При соединении инверсных выходов допускается применять логически эквивалентную форму псевдоэлемента с инверсными входами</p>	 $y = \overline{x_1 x_2 + (x_3 + x_4)}$	

Наименование	Логическая структура	Обозначение
<p data-bbox="150 244 571 290">2. Псевдоэлемент, изображающий «монтажное ИЛИ»</p> <p data-bbox="150 623 571 716">При соединении инверсных выходов допускается применять логически эквивалентную форму псевдоэлемента с инверсными входами</p>	<div data-bbox="670 244 987 372"> </div> <div data-bbox="728 412 918 437"> $y = x_1 x_2 + (x_3 + x_4)$ </div> <div data-bbox="670 639 987 767"> </div> <div data-bbox="740 794 910 820"> $y = \overline{x_1 x_2 (x_3 + x_4)}$ </div>	<div data-bbox="1067 241 1455 401"> </div> <div data-bbox="1067 437 1224 590"> </div> <div data-bbox="1067 628 1455 789"> </div> <div data-bbox="1067 825 1224 978"> </div>

Наименование	Логическая структура	Обозначение
<p>3. Изображение монтажной логики для элементов с парафазными выходами</p>	 $y_1 = x_1 x_2 (x_3 + x_4)$ $y_2 = x_1 x_2 + (x_3 + x_4)$	

Примечание. Схемы, изображенные в графе «Логическая структура», приведены для пояснения принципа монтажной логики.



4.6. Функциональные расширители

4.6.1. При изображении разнесенным способом функциональных расширителей и логических элементов, к которым расширители подключены, символ функции расширителя должен указывать:

- а) операцию, выполняемую над входными переменными расширителя, например И;
- б) функцию, выполняемую основным элементом над результатом операции расширителя, например ИЛИ.

Примеры изображения функциональных расширителей приведены в табл. 8.

Таблица 8

Наименование	Обозначение
<p>1. Функциональный расширитель И для расширения по И (однополюсное подключение расширителя)</p>	
<p>2. Функциональный расширитель И для расширения по ИЛИ (двухполюсное подключение расширителя)</p> <p>Допускается применять произвольные пары меток, например: А и В, 1 и 2, К и Э и т. д.</p>	

Наименование	Обозначение
3. Функциональный расширитель И для расширения группы входов по И (однополюсное подключение расширителя)	

5. ТРИГГЕРЫ

5.1. В настоящем разделе устанавливается следующая классификация триггеров:

- а) по способу записи информации
 - несинхронизируемые (асинхронные) триггеры;
 - синхронизируемые (синхронные) триггеры;
- б) по способу синхронизации
 - синхронные триггеры со статическим управлением записью;
 - синхронные двухступенчатые триггеры;
 - синхронные триггеры с динамическим управлением записью;
- в) по способу организации логических связей
 - триггеры с отдельной установкой состояний «0» и «1» — (RS-триггеры);
 - триггеры со счетным входом (Т-триггеры);
 - универсальные триггеры с отдельной установкой состояний «0» и «1» (JK-триггеры);
 - триггеры с приемом информации по одному входу (D-триггеры);
 - универсальные триггеры с управляемым приемом информации по одному входу (DV-триггеры);
 - комбинированные триггеры (RST-, JKRS-, DRS-триггеры и т. д.);
 - триггеры со сложной входной логикой.

5.2. В условном графическом обозначении триггера выход «0» должен графически отличаться от выхода «1» наличием индикатора логического отрицания (п. 3.1.).

5.3. Логический индикатор на входе триггера указывает, при каком значении логической переменной (пп. 3.1.2 и 3.1.3) происходит определенное воздействие на состояние триггера.

5.4. Функциональное назначение входов триггера указывают при помощи специальных меток согласно табл. 9.





Таблица 9





Наименование	Обозначение
1. Вход для раздельной установки триггера в состояние «1» (S-вход)	S
2. Вход для раздельной установки триггера в состояние «0» (R-вход)	R
3. Вход для установки состояния «1» в универсальном JK-триггере (J-вход)	J
4. Вход для установки состояния «0» в универсальном JK-триггере (K-вход)	K
5. Счетный вход (Т-вход)	
Примечание. В простейшем случае, когда триггер имеет только счетный вход, метка Т может отсутствовать	Т
6. Информационный вход для установки триггера в состоянии «1» и «0» (D-вход)	D
7. Подготовительный управляющий вход для разрешения приема информации (V-вход)	V
8. Исполнительный управляющий (командный) вход для осуществления приема информации. Вход синхронизации (С-вход)	
Примечание к пп. 7 и 8. Метки V и С допускается применять в условных графических обозначениях комбинационных логических элементов для обозначения входов, подготавливающих и разрешающих выполнение логической операции.	С

Примечание. При необходимости к буквам допускается добавлять цифры, например, S1, S2, C1, C2, C3 и т. д.

5.5. Обозначения элементарных асинхронных триггеров приведены в табл. 10.

Таблица 10

Наименование	Логическая структура	Таблица состояний	Обозначение															
1. RS-триггер с прямыми входами		<table border="1" data-bbox="942 350 1100 492"> <thead> <tr> <th>A</th> <th>B</th> <th>Q</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>Q*</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>н/о</td> </tr> </tbody> </table>	A	B	Q	0	0	Q*	0	1	0	1	0	1	1	1	н/о	
A	B	Q																
0	0	Q*																
0	1	0																
1	0	1																
1	1	н/о																
2. RS-триггер с инверсными входами		<table border="1" data-bbox="961 829 1100 971"> <thead> <tr> <th>A</th> <th>B</th> <th>Q</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>н/о</td> </tr> <tr> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>1</td> <td>0</td> <td>0</td> </tr> <tr> <td>1</td> <td>1</td> <td>Q*</td> </tr> </tbody> </table>	A	B	Q	0	0	н/о	0	1	1	1	0	0	1	1	Q*	
A	B	Q																
0	0	н/о																
0	1	1																
1	0	0																
1	1	Q*																







Наименование	Логическая структура	Таблица состояний	Обозначение															
3. JK-триггер		<table border="1" data-bbox="1092 315 1228 482"> <thead> <tr> <th>A</th> <th>B</th> <th>Q</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>0</td> <td>Q^*</td> </tr> <tr> <td>0</td> <td>1</td> <td>0</td> </tr> <tr> <td>1</td> <td>0</td> <td>1</td> </tr> <tr> <td>1</td> <td>1</td> <td>\bar{Q}^*</td> </tr> </tbody> </table>	A	B	Q	0	0	Q^*	0	1	0	1	0	1	1	1	\bar{Q}^*	
A	B	Q																
0	0	Q^*																
0	1	0																
1	0	1																
1	1	\bar{Q}^*																
4. Триггер со счетным входом (Т-триггер)		<table border="1" data-bbox="1113 756 1207 861"> <thead> <tr> <th>A</th> <th>Q</th> </tr> </thead> <tbody> <tr> <td>0</td> <td>Q^*</td> </tr> <tr> <td>1</td> <td>\bar{Q}^*</td> </tr> </tbody> </table>	A	Q	0	Q^*	1	\bar{Q}^*										
A	Q																	
0	Q^*																	
1	\bar{Q}^*																	



Примечания:

1. В таблицах состояний приняты следующие обозначения: н/о — состояние триггера не определено; Q^* — хранение состояния триггера; \bar{Q}^* — изменение состояния триггера на противоположное. 2. Буквенные обозначения у входных и выходных линий приведены для пояснения.

5.6. Примеры обозначений синхронных триггеров со статическим управлением приведены в табл. 11.



Таблица 11

Наименование	Логическая структура	Обозначение
1. RS-триггер		
2. D-триггер		
3. DV-триггер (управляющие входы связаны по И)		

Наименование	Логическая структура	Обозначение
4. DV-триггер (информационные входы связаны по И)		





5.7. Примеры обозначений триггеров, построенных по принципу двухступенчатого запоминания информации, приведены в табл. 12.

Таблица 12



Наименование	Логическая структура	Обозначение
1. RS-триггер		

Наименование	Логическая структура	Обозначение
2. JK-триггер		
3. T-триггер		
4. D-триггер		

5.8. Примеры обозначений синхронных триггеров с динамическим исполнительным управляющим (синхронизирующим) входом приведены в табл. 13.





Наименование	Логическая структура	Обозначение
1. RS-триггер		
2. D-триггер		



Наименование	Логическая структура	Обозначение
3. DV-триггер		





Наименование	Логическая структура	Обозначение
4. JK-триггер		

5.9. Примеры обозначений триггеров со сложной входной логикой приведены в табл. 14.

Таблица 14



Наименование	Логическая структура	Обозначение
<p>1. Асинхронный RS-триггер. Входы в S- и R-группах связаны по ИЛИ (дизъюнктивно)</p>		
<p>2. Асинхронный RS-триггер. Входы в S- и R-группах связаны по И (конъюнктивно)</p>		



Наименование	Логическая структура	Обозначение
<p>3. Асинхронный RS-триггер, имеющий группу инверсных S-входов, связанных по ИЛИ, две группы прямых S-входов, связанных по И, и один инверсный R-вход</p>		

Наименование	Логическая структура	Обозначение
<p>4. D-триггер. D-входы связаны по И — ИЛИ, C-входы связаны по И</p>		
<p>5. DRS-триггер с асинхронными S- и R- входами</p>		

Наименование	Логическая структура	Обозначение
<p>6. Двухступенчатый синхронный RS-триггер с асинхронными S- и R- входами и с выходами от первой и второй ступени</p>		

Наименование	Логическая структура	Обозначение
<p>7. JKRS-триггер с динамическим С-входом</p>		

Наименование	Логическая структура	Обозначение
<p>8. RST-триггер с синхронизированным счетным входом и асинхронными S- и R-входами</p>		



Наименование	Логическая структура	Обозначение
<p>9. Синхронный RS-триггер, управляемый двумя сериями синхронизирующих сигналов</p>		

Примечание к табл. 10—14. Схемы, изображенные в графе «Логическая структура», приведены для пояснения принципа действия триггеров.



6. СЛОЖНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ


6.1. Примеры построения условных графических обозначений сложных логических элементов приведены в табл. 15.

Таблица 15


Наименование	Обозначение
<p>1. Дешифратор (декодер). Общее обозначение</p> <p>Примечания:</p> <ol style="list-style-type: none"> 1. Входы помечают десятичными числами, изображающими двоичные веса. 2. Выходы помечают десятичными изображениями соответствующих кодовых комбинаций. 3. Допускается изображать неполный набор выходов. 4. $p=2^{n-1}$; $m=2^n - 1$, где n — число двоичных разрядов дешифрируемого кода. 5. Линия обрыва показана условно. 	 <p>The diagram shows a rectangular symbol labeled 'DC' in the center. On the left side, there are four input lines labeled 1, 2, 4, and 8 from top to bottom. On the right side, there are four output lines labeled 0, 1, 2, and 3 from top to bottom. A wavy line at the bottom indicates a break in the symbol, with the input side labeled 'p' and the output side labeled 'm'.</p>
<p>2. Дешифратор с парафазными входами</p>	 <p>The diagram shows a rectangular symbol labeled 'DC' in the center. On the left side, there are three input lines labeled 1, 2, and 4 from top to bottom, each with a small circle at the connection point. On the right side, there are eight output lines labeled 0, 1, 2, 3, 4, 5, 6, and 7 from top to bottom.</p>

Продолжение табл. 15

Наименование	Обозначение
<p>3. Матричный дешифратор Входы помечают десятичными изображениями кодовых комбинаций от предварительных ступеней дешифрации</p>	
<p>4. Потенциально-импульсный дешифратор. Примечание. Меткой С обозначен импульсный вход считывания информации</p>	


Наименование	Обозначение
<p>Б. Шифратор (кодер) Примечания: 1. Входы помечают десятичными изображениями кодовых комбинаций. 2. Выходы помечают десятичными числами, изображающими двоичные веса. 3. Допускается изображать неполный набор входов</p>	

Продолжение табл. 15

Наименование	Обозначение
6. Поразрядное сравнение двух чисел с парафазным представлением входных переменных	 <p>The diagram shows a logic symbol for a bit-by-bit comparison of two numbers. It consists of a vertical rectangle divided into two main sections. The top section has three input lines on the left, labeled '1', '2', and '4' from top to bottom. The bottom section also has three input lines on the left, labeled '1', '2', and '4' from top to bottom. Each input line has a small circle at its connection point to the rectangle. The top section is connected to the bottom section by a horizontal line. On the right side of the rectangle, there is a single output line. At the top right corner of the rectangle, there are three horizontal lines, indicating a three-bit output.</p>

Наименование	Обозначение
--------------	-------------

Если входы, соответствующие одинаковым разрядам, логически равноценны, допускается применять следующее обозначение




7. Полусумматор

Метки выходов имеют следующий смысл:
 S — «Сумма по модулю 2»:


$$y_1 = x_1x_2 + x_1x_2$$






P — «Перенос»:



$$y_2 = x_1x_2$$




или



Наименование	Обозначение
<p>8. Одноразрядный сумматор комбинационный</p> <p>Метки входов имеют следующий смысл:</p> <p>S — «Сумма по модулю 2»</p> $y_1 = x_1x_2x_3 + x_1\bar{x}_2\bar{x}_3 + \bar{x}_1x_2\bar{x}_3 + x_1\bar{x}_2x_3$ <p>P — «Перенос»:</p> $y_2 = x_1x_2 + x_2x_3 + x_1x_3$	 <p style="text-align: center;">или</p> 
<p>9. Кодовый преобразователь. Общее обозначение</p>	
<p>Примечания</p> <p>1. Входы и выходы могут быть обозначены произвольными метками</p> <p>2. Допускается входы помечать двоичными весами, а выходы — произвольными метками</p>	
<p>3. Допускается входы помечать двоичными весами, а выходы десятичными изображениями кодовых комбинаций. Прямые выходы при соответствующих кодовых комбинациях принимают значение 1, инверсные выходы — значение 0.</p> <p>4. Количество входов и выходов может быть любым</p>	

Наименование	Обозначение
<p>10. Регистр с синхронизированным приемом информации и асинхронным входом установки регистра в состояние «0»</p>	 <p>The diagram shows a vertical rectangular block representing the register. On the left side, there are two columns of inputs. The first column contains inputs labeled R, C, S1, R1, S2, R2, S4, R4, S8, and R8. The second column contains inputs labeled RG. On the right side, there are eight output lines, each with a small circle at the connection point, labeled R1, R2, R4, and R8. Dashed horizontal lines separate the input groups.</p>
<p>11. Сдвигающий регистр</p>	 <p>The diagram shows a vertical rectangular block representing the shift register. On the left side, there are six inputs: C, V, D1, D2, D4, and D8. On the right side, there are four output lines labeled 1, 2, 4, and 8. An arrow labeled RG points to the right from the right side of the block.</p>

Наименование	Обозначение
<p>12. Двоичный счетчик с двухтактной синхронизацией, возможностью установки кода и асинхронным входом установки счетчика в состояние «0»</p> <p>Примечание. Меткой +1 обозначен суммирующий (счетный) вход</p>	

7. СОВМЕЩЕННОЕ ИЗОБРАЖЕНИЕ ФУНКЦИОНАЛЬНЫХ ГРУПП

7.1. Логические элементы, образующие функциональную группу, допускается изображать совмещенным способом в виде единого условного графического обозначения согласно табл. 1 по следующим правилам.

7.1.1. Символ функции указывают по отношению ко всей функциональной группе и располагают в верхнем основном поле.

7.1.2. Индикаторы и метки входов и выходов указывают в соответствии с функцией (системой функций), выполняемой функциональной группой, согласно требований разд. 3.

7.1.3. Штриховые разделительные линии в дополнительных полях не проводят.

7.1.4. Если на схеме необходимо изобразить входы и выходы элементов, используемые для связей только внутри функциональной группы, то такие входы и выходы изображают как выводы, не несущие логической информации (п. 3.2).

7.1.5. Логически равноценные входы (выходы) функциональной группы, принадлежащие разным элементам, допускается изображать, не выдерживая одинаковых расстояний между соседними линиями (п. 3.3.1).

7.2. Примеры изображения функциональных групп в виде единых условных графических обозначений приведены в табл. 16.

Таблица 16

Наименование	Обозначение
<p>1. Функциональная группа И на девять входов, построенная из одного элемента И и двух функциональных расширителей по И:</p> <p>а) однополюсное подключение расширителей;</p>	
<p>б) двухполюсное подключение расширителей</p> <p>Допускается применять метки в соответствии с требованиями табл. 8 (п. 2)</p>	

Наименование	Обозначение
<p>2. Функциональная группа И—ИЛИ, построенная из одного элемента И—ИЛИ с парафазным выходом и одного функционального расширителя по ИЛИ (логический элемент с тремя группами входов, связанных по И)</p>	
<p>3. Функциональная группа И—ИЛИ, построенная из одного элемента И—ИЛИ и одного функционального расширителя по И (логический элемент с двумя группами входов, связанных по И)</p>	
<p>4. Функциональная группа «RS-триггер», построенная из двух элементов И—НЕ (звездочками обозначены выводы для включения обратных связей)</p>	

Наименование	Обозначение
5. Функциональная группа «Синхронный RS-триггер», построенная из двух элементов И — ИЛИ — НЕ	






8. ПРОЧИЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

8.1. Обозначения прочих элементов, применяемых совместно с комбинационными элементами и триггерами, приведены в табл. 17.

Таблица 17

Наименование	Временная диаграмма	Обозначение
1. Цифровой элемент задержки. Общее обозначение		
2. Цифровой элемент задержки с несколькими выходами В дополнительном поле допускается указывать: а) численные значения времен задержки по каждому выходу; б) относительные коэффициенты; в) произвольные метки		

Наименование	Временная диаграмма	Обозначение
3. Моностабильный элемент (одновибратор):		
а) с импульсным входом		
б) с потенциальным входом		
в) с задержкой на входе		
4. Генератор стандартных сигналов:		
а) автоколебательный		
б) управляемый (ждуший)		

Наименование	Временная диаграмма	Обозначение
5. Пороговый элемент (триггер Шмитта)		
6. Усилитель	—	
7. Усилитель-инвертор	—	
8. Усилитель с повышенной нагрузочной способностью (усилитель мощности)	—	
9. Формирователь сигнала	—	